SOLID-STATE IMAGING DEVICE

Publication number: JP11284168

Publication date: 1999-10-15

Inventor: INOUE IKUKO: YAMASHITA HIROSHI: YAMAGUCHI

TETSUYA; IHARA HISANORI; NAKAMURA NOBUO;

NOZAKI HIDETOSHI

Applicant: TOKYO SHIBAURA FLECTRIC CO.

Classification:

- international: H04N5/335: H01L27/146: H01L31/0232: H04N5/335:

H01L27/146; H01L31/0232; (IPC1-7): H01L27/146; H04N5/335

- European: H01L31/0232


Application number: JP19980087385 19980331 Priority number(s): JP19980087385 19980331 Also published as:

US6211509 (B1)

Report a data error here

Abstract of JP11284168

PROBLEM TO BE SOLVED: To provide a solidstate imaging device wherein a leakage current of a photo-diode at dark is less, dynamic range is large, and blooming and color mixture are suppressed. SOLUTION: A p-type semiconductor layer 51 formed on a semiconductor substrate, ntype semiconductor layers 52 and 53 (53-1, 53-2) formed on the surface of the p-type semiconductor layer, and a gate electrode 55 deposited on the surface of the p-type semiconductor laver 51 with an oxide film 54 in between are provided. The p-type semiconductor layer 51 and the n-type semiconductor layer 52 form a diode, the semiconductor lavers 51-53 form a transistor while the n-type semiconductor layer 53 corresponding to the drain of the transistor formed deeply, and the n-type semiconductor laver 53 is electrically connected. in the substrate, to the n-type semiconductor layer corresponding to the drain of an adjoining transistor, with a diffusion current collected in the drain



Data supplied from the esp@cenet database - Worldwide

(19)日本福特前庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-284168

(43) 公開日 平成11年(1999)10月15日


(51) Int.Cl.6		徽川記号	FΙ		
H01L	27/146		H01L	27/14	Λ
H04N	5/335		H04N	5/335	E
					11

		來舊查審	未請求 請求項の数10 OL (全 17 頁)		
(21)出顧番号	特願平10-87385	(71)出顧人	000003078 株式会社東芝		
(22) 出顧日	平成10年(1998) 3月31日		神奈川県川崎市幸区堀川町72番地		
	(72)発明者 井上 福子 神宗川崎市幸区小向東芝町1番 式会往東芝研究開発センター内				
		(72)発明者	山下 浩史 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内		
		(72)発明者	山口 鉄也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内		
		(74)代理人	弁理士 鈴江 武彦 (外6名) 最終頁に続く		

(54) 【発明の名称】 固体操像装置

(57)【要約】 (修正有) 【課題】フォトダイオードの暗時のリーク電流が小さ く、ダイナミックレンジの大きく、ブルーミング、混色 を抑制した固体機像装置を提供する。

【解決手段】半導体基板上に形成されたp型半導体層5 1と、このp型半導体層の表面に形成されたn型半導体 層52、n型半導体層53と、p型半導体層51の表面 に酸化膜54を挟んで堆積されたゲート電極55とを有 し、p型半導体層51とn型半導体層52によりダイオ ードを生成し、半導体層51~53によりトランジスタ を形成し、当該トランジスタのドレインに相当する n型 半導体層53を深く形成し、かつ、当該n型半導体層5 3が隣接トランジスタのドレインに相当するn型半導体 層と基板中で電気的に接続され、当該ドレインに拡散電 流を集める構成とする。



【特許請求の範囲】

【請求項1】光電変換部と信号走査回路を含む単位セル 複数を行列二次元状に配置してなる摄像領域と、この撮 像領域の各セルからの信号を読み出す信号線とを半導体 基板トに形成した固体構像装置において、

前記光電変換部を分離する素子分離領域に、基板あるい はウェルと同一導電型の万載物層を基板表面の浅い領域 に形成すると共に、前記基板表面の浅い領域に形成され た不純物層の下の深い領域に第2の不純物が離層を形成 したことを特徴とする間体度像装置。

【請求項2】光電変換部と信号走査回路を含む単位セル 複数を行列二次元状に配置してなる摄像領域と、この撮 像領域の各セルからの信号を読み出す信号線とを半導体 基板トに形成してなる前計局体撮像装置において、

半導体基板上に形成される前記信号走査回路下に素子分離不執物層を形成し、この素子分離不執物層下に光電変換館を形成し、この素子分離不執物層下に光電変換層を形成することをことを特徴とする固体器像基質。

【請求項3】光を電荷に変換する光電変換素子と、この 光電変換素子から信号を取り出すためのトランジスタと を有する固体操像装置において、

半導体基板の上に形成された第1の半導体層と、上配第 1の半導体層の表面に形成された第2、第3の半導体層 と、上記第1の半導体層の表面に酸化限を挟んで堆積さ れた転送電極層とを有し、上記第1及び第2の半導体層 により上記光電変換素子が形成され、

上配第17]至第3半導体及び上配転送電板層により上記 トランジスタが形成されると共に、当該トランジスタ ドレインと相当する第3の半導体層を、上記光電変換素 子の空乏層領域の深さより深く半導体基板中に埋め込み 形成し、また、当該ドレインと開接トランジスタのドレ インとの間を電気的に接続する前記第3の半時未帰と同 一導電性の補助簿電層を、前記空之層領域の深さより深 い位置に形成したことを特徴とする増極型個体遺像素

【請求項4】光電変換器と信号走套回路報を含む単位セル複数を行列二次元状に配置してなる撮像領域と、撮像 領域の信号-走空間路を駆動するための第千型動回路を配置してなる服動回路領域と、機像領域の各セルからの信号を読み出す信号線とと半導体基板上に形成した固体撮優装置において、

前記光電変換館は、信号電荷と同一導伝型の第1の導伝 型領域および当該第1の薄伝型とは逆導伝型のウェル頓 域とから構成されると共に、前記信号走査回路は少なく とも一つのトランジスタからなり、且つ、該トランジス タはトランジスタの導伝型とは逆導伝型のウェル内に形 成されてなり、前記光電変換節のウェルの不執物濃度と 前記信号走査回路のウェルの不純物濃度とが異なる構成 としたことを特徴とする個体操像装置。

【請求項5】前記光電変換部のウェル濃度は、前記信号

走査回路のウェル濃度より低くしたことを特徴とする請求項4記載の固体撮像装置。

【請求項6】前記光電変換部のウェルの接合深さは、前 記信号走査回路のウェル濃度より小さいものであること を特徴とする請求項2記載の固体頻集装置。

【請求項7】光電変換部と信号走套回路部を含む単位セル複数を行列二次元状に配置してなる撮像領域と、撮像 領域の信号走套回路を駆動するための素子最新回路を配置してなる駆動回路領域と、撮像領域の各セルからの信号を認め出す信号線とを半導体基板上に形成した固体撮像装置において

前記機像領域のうち少なくとも光電変換器には第一のウェルが形成され、信号走査関格部には第二のウェルが形成され、前記素子駆動回路部には第三のウェルが形成されると共に、それぞれのウェルの濃度を異ならせたことを特徴をする固体機像装置。

【請求項8】ウェルの不純物濃度は、第一のウェル<第 二のウェル<第三のウェルの関係にあることを特徴とす る請求項7記載の固体頻像装置。

(請求項9)米電変換部と信号走査回路部を含む単位生 ル複数を二次元状に配置してなる強像領域と、機像領域 の信号走金距影を駆動するための素予駆動回路を起置し てなる駆動回路領域と、各単位セルからの信号を読み出 す信号線とを半導体基板上に形成した間体機像装置にお いて、

半導体素子を構成するウェルは第一から第四までの四つ の領域に分けてあり、第一のウェルは少なくとも前記光 恋交換部と前記信号走査回路部に共通に設けられ、第二 のウェルは前記光電変換部に設けられ、第三のウェルは 前記信号走査部に設けられ、第四のウェルは前記素子駆 動回路部に設けられていることを特徴とする固体遊像装 置

【請求項10】前記第一のウェル、第二のウェル、第三 のウェル、及び第四のウェルの不純物濃度がそれぞれ異 なり、濃度の薄い方から順に、第二のウェル、第三のウ ェル、第四のウェル、第一のウェル、になっていること を特徴をとする請求項9配数の周体最像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体操像装置に係わり、特に増幅機能を有するMOS型の固体撮像装置に関する。

[0002]

【従来の技術】MOS型個体機像素子は、微細化が可能 であり、また、単一電源で駆動できる、機像部や周辺回 路を含め、全てをMOSプロセスで作製できて、1つの 株積回路としてチップを構成できるなどの利点から、近 年、沖目を集めている。

【0003】MOS型個体撮像素子の従来技術について、区面を参照して説明する。図3は増幅型MOSセン

【0004】垂直シフトレジスタ5からは、水平方向に水平下ドレス線61、62、62、 …と、リセット線7 1、72、73、 …が屁線をさており、それぞれ上述した各単位セルに接続されている。すなわち、水平下ドレス線61、62、62 …は垂直遊沢トランジスタ311、312、313、 … 333 … のゲートに結線され、信号を説出すラインが決定される。また、リセット線71、72、73 …は、リセットトランジスタ411、412、413、… 433 …のゲートに結線されている。 【0005】上記増幅トランジスタ211、212、213、

【0006】そして、各単位画業に入射された光は、光 変変換解を構成する各フォトゲイオード1_{11、112、1} 1_{13、…}、1_{185、}…で電気信号に変換され、垂直膨沢トラ ンジスタ3_{11、312、315}、…、3_{33、}…、水平選択ト ランジスク11、12、12、12。、…で構成される信 号走套回路で順次説出される。

【0007】尚、信号走査回路を駆動制御するのが、素 子駆動回路であり、この素子駆動回路を構成するのが垂 直シフトレジスタ5、水平シフトレジスタ13である。 「従来技術 A】

< 長波長光入射に伴う環境順素への電子リークン図4 は、従来のMOS型個体機像業子における単位画業のう ちのフォトタイオード部分およびその近傍の構造を示す 業子斯面図である。図4では図3の光電変換節であるフ ォトダイオード $1_1, 1_1, 1_1, 1_1, \dots$ $1_2, \dots$ … 部分 と、該フォトダイオード $1_1, 1_1, 1_1, 1_1, \dots$ 、 $1_2, \dots$ … 13 …の信号を増幅する増幅トランジスタ2₁₁、2₁₂、2₁₃、…、2₃₃、…部分のみを記述することとし、他の信号走査回路は省略する。

【0008】図4において、41は光電変換部および信号走室回路を搭載した蒸板、42は光電変換解、43は 増幅トラジスタ、44は素子が離頻破であるフィールド酸化膜、44-1はフィールド酸化膜、44-1はフィールド酸化膜、44-1はフィールド酸化膜、45はフォトダイオードで関3の11(または、112、113、11、113、113・11)に該当する。また、46は信号読み出しゲート、47は垂直信号線、48は選光膜、49は珠光レンズである。集光レンズイタ49はセル原に置されており、対応するセルのフォトダイオード45に光学像を結像させるための微小なレンズである。また、速光膜48は隔のセルと半学的に外帯するために設けられている。

【0009】ところで、この種の装置にあっては、次の ような問題があった。すなわち、基板41中に入射した 長波長米、例えば、赤色光などの光はシリコン基板41 中の深い領域に進入する。そして、当該深い領域で光・ 電変換され、電子光子エネルギ対応の電子になるが、従 来の素子の場合、各セルとの画素を構成する領域は、浅 く形成された素子分離領域のみで分離されているため、 ある位置のセルにおける画素の領域に長波長光が進入す ることにより、その領域下の基板領域における深い位置 で電子に変わる。この基板領域の深い位置で発生した信 号(電子)は、基板内を移動して多くは自己の画素領域 に戻り、画像信号となるが、一部は隣接画素にリーク拡 散することが避けられない。カラーの場合、画素は、R (赤), G(緑), B(青)の各光成分に分解して取り 込む必要があるから、画素もRGBに分けられており、 これらは隣接配置されることになるから、隣接画素への リーク拡散は、すなわち、混色やブルーミング発生の原 因となる.

【0010】[従来技術B]

<画素微細化に伴うフォトダイネードの空を開放大処置 >また、図4に示した固体機能装置は、画素の内部に増 橋機能を有する場解型と呼ばれるMOS型固体機像装置 であり、この増幅型のMOS型固体機像装置は、画素数 の増大に対抗できて、イメージサイズの縮小による画素 サイズの微細化に適している。

[0011] そして、この商体機像装置は、同一基板上 に各面素単位で光電変換素子であるフォトダイオード トランジスタが延設された構成がとられている。そして、光電変換素子による光電変換により発生した信号電 青で信号電布蓄積部の電位を変調して、その電位により 面素内部の増額トランジスタを変調することで画素内部 に増幅機能を持たせている。

【0012】しかしながら、上記増幅型固体撮像装置のように、多画素化してくると、1画素当たりの光電変換素子の面積、すなわち、画素に対応する1光電変換素子

当たりの形成面積が小さくなるため、当該光電変換素子からの出力が小さくなる。

【0013】この画素面積の減少に伴う光検出出力(画 像信号出力)の減少を改善する方法としては、画素を構 成する光電変換素子であるフォトダイオードの空乏層を 広げるべく、半導体基板の不純物濃度を減少させること が考えられる。しかし、かかる半導体基板の不純物濃度 の減少は、半導体基板の拡散電流を増大させてしまうと いった関係を持てしまうと

【0014】すなわち、従来技術に係わるMOS型周体 提像装置は、低濃度の・型半導体基板に・型半導体層が 形成されている。しかし、このような構成では、フォト ダイオードの空乏層が半導体基板の深さ方向に辿り着く 深さによっては、フォトダイオードの暗時のリーク電流 も増加させてしまい、その結果としてダイナミックレン ジネ下げてしまう。

[0015]また、画茶に強い光が照射され、多量のキャリア(電子)が発生したとき、(フォトダイオードの 容量以上のキャリアが発生したとき、)キャリアがフォトダイオードい合溢れ出し、隣接画素のフォトダイオードに溢れ込み(ブルーミング)、画質を著しく劣化させてしまう。

【0016】[従来技術C]

ベトランジスタ微細化に伴うウェルの高速度化ンまた、 MのS型価体強像素子にあっては、各セルに配置された 増幅トランジスタをはじめとするトランジスタは、セル の微細化と共にそのディメンジョンが小さくなるが、そ の機にトランジスタの微極化が並むと、トランジスタを 作り込んでいるウェル/濃度を高くせざるを徐くくなって いく、ウェル/濃度を高くしないと、いわゆを短チャネル 効果や狭チャネル/効果等といった微細化に伴い生ずる同 題が、より顕著になってしまうからである。

【0017】一方で、光電変換部であるフォトダイオードでは、このようなセルの微細化により信号走査部と同様、ウェル濃度を高くしていくと、次のような問題が生ずることがわかった。

【0018】図15はその事情を示した図面である。すなわち、図に示すウェル濃度・接合リーク電流特性のように、フォトダイオードではウェルの濃度を高くしていくに伴ってその接合リーク電流が高くなってしまうのである。

【0019】そして、接合リーク電流が高くなってしま うと、素子の信号量が少ないいわゆる暗時状態でそれが 雑音となり、著しく再生画面の画質が劣化してしまうこ とになる。

【0020】 すなわち、従来のMOSセンサにおいて は、画業微細化に伴って信号走査回路を構成するトラン ジスタを微細化する必要があり、微細なトランジスタ ジスケを微細化する必要があり、微細なトランジスタ タを作り込んでいるウェルの濃度を高くする必要があっ t>.

【0021】ところが、光電変換部であるフォトダイオ ードでは、ウェルの濃度を高くすると、接合リーク電流 が高くなってしまい、それが再生面面上で雑音となり再 生面面の面質を著しく劣化させてしまう。

[0022]

【発明が解決しようとする課題】[課題A]

《長波長光入射に伴う解接爾素への電子リークの問題》 基板中に入射した赤色光などの長波長光が、シリコン基板中の深い領域に浸透してここで光・電空頻告れ電子になるが、従来の素子の場合、各番素は浅い領域のみで素子分離されているため、深い基板領域で発生した信号は隣接画素にリーク拡散する。

【0023】 そして、これが原因で、混色やプルーミングが発生し、画像特性が劣化していた。このように、従来のMOS型団体機像装置においては、基板あるいはウエル中で光電変換された信号が隣接画素から漏れ込むことにより混色やプルーミングが発生するという問題があった。

【0024】そこで、この発明の第1の目的とするとこ 为は、際接する画素において長波長光の茂速による半導 体基板の洗い領域で発生した信号の漏れ込みによる混色 およびブルーミングの発生を低減することができるよう にした固体腫像装置を提供することにある。

【0025】「課題B]

(0023) に参加型 (金属楽版准化に伴うフォトダイオードの空乏層拡大処置 に対する問題>また、上記増端型固体機像装置では、多 画素化してくると、1 画素当たりの光電空換集子の面 形成面積が小さくなるため、当該光電空換業子からの出 力が小さくなるため、当該光電空換業子からの出 力が小さくなる。この画業面積の減少に伴う光検出出力 (画像信号出力)の減少を改善する方法としては、画素 を構成する光電変換素子であるフォトダイオードの空乏 層を広げるべく、半導体基板の不純物濃度を減少させる ことが考えられる。しかし、かかる半導体基板の不純物 濃度の減少は、半導体基板の拡散電流を増大させてしま うといった問題を抱えてしまう。

[0026] すなわち、従来技術に係わる固体遺傷装置では、低濃度のP型半導体基板に P型半導体圏が形成されている。このような構成では、フォトダイオードの空乏層が基板の深さ方向に辿り着く深さによって、フォトダイオードの哨時のリーク電流も増加させ、その結果としてダイヤミックレンジを下げてしまう。

[0027]また、画茶上類い光が照射され、多量のキャリア(電子)が発生したとき、(フォトダイオードの容量以上のキャリアが発生したとき、)キャリアがフォトダイオードから溢れ出し、隣接画菜のフォトダイオードに縮れ込み(ブルーミング)、画質を著しく劣化させてしまう。

【0028】そこで、本発明の第2の目的とするところ

は、画素を微細化した場合に於いて、半導体基板からの 拡散電流の影響を低減させ、フォトダイオードの暗時の リーク電流がよるぐき。また、ダイナミックレンジを 大きくできると共に、また、ブルーミング、混色を抑刺 できるようにした増幅型固体境像装置及びその製造方法 を提供することにある。

【0029】[課題C]

<トランジスタ微細化に伴うウェルの高濃度化による接合リーク問題>図4の回路構成の固体撮像装置にあっては、微細化が可能であるが、各セルに配置された増幅トランジスタをはしめとするトランジスタは、セルの微細化に伴ってそのディメンジョンが小さくなる。そして、トランジスタの微細化が進むと、トランジタを作り込んでいるウェル機度を高くせざるを得なくなっていく。ウェル機度を高くしないと、いわゆる短手ヤネル効果や狭チャネル効果等といった微細化に伴い生ずる問題が、より顕著になってしまうからである。

【0030】一方で、光電空焼部であるフォトゲイオードでは、このような火山の炭組化により信号走査部と同様、ウェル温度を高くするとそれに伴ってその接合リーク電流が高くなってしまう。そして、接合リーク電流が高くなると、素子の信号量が少ない、いわゆる暗時状態において、それが雑音となり、再生画面の著しい画質劣化を報く。

[0031] すなわち、従来のMOSセンサにおいて は、画素微細化に伴って信号走査回路を構成するトラン ジスタを微細化する必要があり、微細なトランジスタを 二次元効果の影響無く動作させるためには、トランジス タを作り込んでいるウェルの満度を高くする必要があっ た。

【0032】ところが、光電変換部であるフォトダイオードでは、ウェルの濃度を高くすると、接合リーク電流が高くなってしまい、それが再生画面上で雑音となり再生画面の画質を著しく劣化させてしまうという問題があった。

(0033) このように、従来のMOS型固体機像装置 においては、セル微細化と共にそれを構成するトランジ スタを微細化する必要があり、微細なトランジスタを 次元効果の影響無く動作させるためにはトランジスタを 作り込んでいるウェルの濃度を高くする必要があった が、光電空機能であるフォトゲイオードではマル機度 を高くすると、接合リーク電流が高くなってしまい、そ れが再生面面上で雑音となり再生画面の面質を著しく劣 代させてしまうという問題があった。

【0034】そこでこの発明の第3の目的とするところ は、光電変換部のフォトダイオードの接合リーク電流を 低く抑圧することができ、接合リーク電流による暗時雑 音を低くしたままセルを微細化することができるように したMOS型団体提像装置を提供することにある。

[0035]

【課題を解決するための手段】上記課題を解決するため に、本発明は次のような構成を採用している。すなわ ち、

[A] 長波東光入射に伴う際接画素への電子リーク別制という第1の目的を達成するため、本売別は、光電変換部を信号走幸回路を含む単位セル複数を行列二次元状に配置してなる撮像領域と、この撮像領域の各セルからの信号を読み出す信号線とを半導体基板上形成した危機健能と置において、前記光電変換部を分離する素子分離領域においてフィールド酸化限下に半導体基板あるいはウエルと同一導電型の浅い不純物層と深い不純物層を形成する。これにより、開接ける画素からの放散による信号が漏れ込みにくくなり、混色およびブルーミングの発生を低減することが可能になる。

【0036】本発明によれば、素子分離領域においてフィールド酸化駅下に基板あるいはウエルと同一導電型の 不純物拡散層が基板の浅い領域と深い領域に形成されるように構成されて、そのため、半導体基板の深い領域でも素子分離が可能になるため、隣接する画素において長波長光の浸透による半導体基板の深い領域で発生した信号が漏れ込みにくくなるため、混色およびブルーミングを低減することが可能になる。

【0037】[B] また、画素微細化に伴うフォトダ イオードの空乏層拡大処置により発生する半導体基板の 拡散電流増大抑制という第2の目的を達成するため、本 発明は、光を電荷に変換する光電変換素子と、この光電 変換素子から信号を取り出すためのトランジスタとを有 する固体撮像装置において、半導体基板の上に形成され た第1の半導体層と、上記第1の半導体層の表面に形成 された第2、第3の半導体層と、上記第1の半導体層の 表面に酸化膜を挟んで堆積された転送電極層とを有し、 上記第1及び第2の半導体層にて上記光電変換素子が形 成され ト記第1乃至第3半導体及びト記転送電極層に て上記トランジスタが形成されると共に、当該トランジ スタのドレインに相当する第3の半導体層を、上記光電 変換素子の空乏層領域の深さより深く半導体基板中に埋 め込み形成し、また、当該ドレインと隣接トランジスタ のドレインとの間を電気的に接続する前記第3の半導体 層と同一導電性の補助導電層を、前記空乏層領域の深さ より深い位置に形成したことを特徴とする。

【0038】そして、トランジスタのドレインに相当する第3の半導体層を、上記光電変換案子の空乏層領域の 家とより深く半導体基板中に埋め込み形成し、また、当 該ドレインと隣接トランジスタのドレインとの間を電気 的に接続する前記第3の半導体層と同一導電性の補助準 電層を、前記空泛層領域の深まり別な心電圧形成した ことにより、第1の半導体層(基板)に発生した拡散電 流を、各画案においてドレインに集めてしまうようにし たた

【0039】従って、画素微細化に伴い、検出信号増大

のための処置としてのフォトダイオードの空乏層拡大に 伴う半導体基板の拡散電流増大を抑制できるようにな る。

[C]また、トランジスク微細化に伴うウェルの高濃度 化による接合リーク抑制という第3の目的を達成するた 、本発明は、光電変換部と信号を直路をむ単位セ ル複数を二次元状に配置してなる環像領域と、この撮像 領域の各セルからの信号を読み出す信号線とを半導体基 板上に形成した固体環像装置において、前記光電変換部 は、信号電音と同一海伝型の第1の海伝型の対よびこ の第1の海電型領域とは逆の海伝型のウェル領域とから なり、前記号を査回路は一つ以上のトランジスタから なり、前記号手査回路は一つ以上のトランジスタから なり、前記号手査回路は一つ以上のトランジスタから なり、前記号手査回路は一つ以上の大事法光電変換部 のウェルの不純物濃度と前記信号走査回路のウェルの不 純物濃度とと異ならせた構成とする。例えば、光電変換 部のウェル濃度は信号走査回路のウェル濃度よりも低く する。

【0040】このような本部門によれば、光電変換部の ウェル濃度が信号走査回路部のウェル濃度よりも低く構 成されているため、信号走査回路部のウェル濃度と、ト ランジスタが二次元効果の影響無く動作させるに十分な 高さの濃度で構成した場合でも、光電変換部のウェル濃度 度が信号走査回路部のウェル温度より低くなとよう構成 することができる。そのため、光電変換部のフォトダイ オードの接合リーク電流を低く抑圧することができ、接 台リーク電流による暗時維音を低くしたままセルを微細 化することができる。

[0041]

【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。はじめに、長波長光入射に伴う隣接画素への電子リーク抑制を図るための具体的例を第1および第2の実練形態で説明する。

【0042】(第1の実施形態)第1の実施形態は、半 導体基板上と光電変換部と信号走壺回路を含む単位セル を行列二次元状に配置してなる振儀領銀後、この掛像領 域の各セルからの信号を読み出す信号線とからなる固体 振像装置において、前記光電空換部を分離する素子分能 領域には、フィールド酸化膜下に半導体基板あるいはウ エルと同一帯電型の浅い不塊物層と深い不塊物層を形成 することにより、隔接する画素からの拡散による信号が 漏れ込みにくくし、混色およびボルーミングの発生を 減するようにするもので、以下、詳細を説明する。

[0043] 図1は、本発明の第1の実施形態を説明するための断面構造を示した図である。図1では図3で説明した回路における光電変換を行うフォトゲイネード(光電変換部) 1₁₁, 1₁₂, 1₁₃, …, 1₃₉, …および該フォトゲイオード1₁₁, 1₁₂, 1₁₃, …, 1₃₉, …の信号を増編する増編トランジスタ2₁₁, 2₁₂, 2₁₃, …。2₃₃, …部かのみを記述することとし、他の走査回路は

省略する。

【0045】ここで、フィールド酸化膜領域24の下の 淀い領域に形成された第1の不純物拡散分離層24-1 は、フィールド酸化膜領域24下において、深さ0.5 μm以下の茶さで分布されるように形成されており、また、この第1の不純物拡散分離層24-1の下の深い領域に形成された第2の不純物拡散分離層24-2は、0.5μm以上の深さに至り、分布するように形成され ている。

【0046】ここで、業子分離領域は、本発明ではフィールド酸化胰領域24およびその下の第1の不純物拡散 分離層24・1およびその下の第2の不純物拡散分離層 24・2とで形成されるものとする。

【0047】このような構成の第1の実施形態の構造の 特徴とするところは、浅い下純幹地拡散が飛層であるの2 5μm以下の前1の不純粋拡散分離層で41と、0. 5μm以上の深い不純物拡散分離層である第2の不純物 拡散分離層で44-2をフィールド酸化原頭域24下に形 成してなる3段構成の素子分離領域2と、半様は基板 2 1の深い層に入り込んだ長波長光による深い部分での発 生電荷を一つの素子分離領域内に閉じこめ、開接画素に リークできないまうにしたことにある。

【0048】このような素子分離領域構造を採用することにおり、走査回路の複数のトランジスク間の素子分離 および半落体基板21の深い領域で光電変換された信号 についても重素分離が可能となるため、従来問題となっ ていた環接重素からの基板の深い領域で発生した信号の 漏れ込みによって生じる混色およびブルーミングを低減 することが可能となる。

【0049】長波長光入射に伴う隣接画素への電子リー ク抑制を図るための別の例を第2の実施形態として説明 する。

(第2の実施形態)図2は本発明の第2の実施形態の画 素の断同域である。第2の実施形態と第1の実施形態を 異なる点は、第2の実施形態では走査回路(増幅トラン ジスタ、選択トランジスタ、リセットトランジスタ)下 に第3の素子分離拡散層24-3がたとえば約0.5 μ 加以上の液さの領域に臨約0.2 μ加以上で形成され、 さらに第3の素子分離拡散層24-3の下に光電変換層 と同一導電型の1型不純物拡散層25-1が素子分離拡 と同一導電型の1型不純物拡散層25-1が素子分離拡 散層24-2の深さ以下に形成されている点にある。

[0050]この実施が態においては、各画家において 半導体基板の深い領域で発生した信号もそれぞれの面業 の第2の光電空機拡散層25-1に吸収されるため、隣 接画業からの離れ込み信号は低減することができる。ま た、従来はフォトダイオード以外の領域、すなわち、走 室回路領域で発生した信号とリセットトランジスタに より吸収され捨てられてしまうが、第2の実施形態によ れば、定変回路で加まったメートダイオードとなっているため 酸和信号量を増加することが可能となる。

[0051]本実施形態では分離拡散層は決い領域での 拡散層および深い領域での拡散層と2段で形成されてい るが深い領域とおいては可能を限り、さらに、3段階、 4段階…と深い領域に分離拡散層を形成することによ り、混色およびゲルーミングを効果的に低減することが 可能にかる。

[0052]以上、第10実施形態は、半導体基板上に 光電変換能と信号走査回路を含む単位セルを行列二次元 状に配置してなる提像領域と、この提係領域の各セルか らの信号を読み出す信号線とからなる固体機像装置において、前記光電変換部を分離する素子分離領域には、フ ペールド酸化駅下に半導体基板あるいは立立ルと同一導 電型の浅い环境物層と深い不純物層を形成することによ り、開接する画素からの拡散による信号が漏れ込みにく くし、混色およびブルーミングの発生を低減するように した。

【0053】本発明によれば、素子分離領域においてフィールド酸化既下に基板あるいはウエルと同一導電型の不純物拡動層が基板の浅い領域と深い領域に形成されるように構成されて、そのため、基板の深い領域でも素子分離が可能になるため、際接する画素において基板の深い領域で発生した信号からの信号の漏れ込みにくくなるため、混色およびブルーミングを低減することが可能になる。

【0054】また、第20実施形態においては、走査回 路(増幅トランジスタ、選択トランジスタ、リセットト ランジスタ)下に第30素子分離拡散層を形成し、さら にこの第30素子分離拡散層下に光電変換層と同一導電 型の1型不続物拡散層を素子分離拡散層の光端より浅い 位置に終した。

[0055]そのため、この実施形態においては、各面 業において半導体基板の深い領域で発生した信号もそれ それの画業の第2の光電変換拡散層に吸収され、隣接画 業からの漏れ込み信号を低数できる。また、走査回路下 もフォトダイオードとなっているため、フォトダイオー ド以外の領域、すなわち、走査回路領域下で発生した信 号も活用できるようになって、総和信号量を増加するこ とができるようになって、総和信号量を増加するこ とができるようになる。

【0056】以上、第1および第2の実施形態では長波 長光入射に伴う隣接画素へのリーク抑制を図るための技 術を説明した。次に本発明の第2の目的である画素微細 化に伴うフォトダイオードの空泛層拡大処置により発生 する半導体基板の拡散電流増大即制に関する具体例を第 3の実施形態として説明する。

【0057】(第3の実施形態) 増幅型固体機像装置の ように、多面素化してくると、1 面素当たりの光電変換 素子の面積、すなわち、画素に対応する1 光電変換素子 当たりの形成面積が小さくなるため、当該だ電変換素子 からの出力が小さくなる。この画素面積の減少に伴う光 検出出力、画像信号出力」の減少を改善する方法として は、画素を相応する米電変換素子であるフォンダイオードの空泛層を広げるべく、半導体基板の不純物濃度を被 少させることが考えられる。しかし、かかる半導体基板 の不純物濃度の減少は、半導体基板の拡散電流を増大さ せてしまう。

【0058】すなわち、従来においては、MOS型個体 提像条子は、低減度の2型半導体基板に 1型半導体 形成している。このような構成では、フォトダイオード の空乏層が基板の深さ方向に辿り着く深さによって、フォトダイオードの暗時のリーク電流増加させ、その結 果としてダイナミックレンジを下げてしまう。

[0059]また、画素に強い光が照射され、多量のキャリア(電子)が発生したとき、(フォトダイオードの を量以上のキャリアが発生したとき、)キャリアがフォトダイオードから溢れ出し、限接画素のフォトダイオードがら溢れ出し、限接画素のフォトダイオードに漏れ込み、(ブルーミング)、画質を著しく劣化させてしまう。

【0060】そこで、第3の実施形態では、この対策として次のようにする。図5に、第3の実施形態に係わる 個体操像装置の所面図を示す。同図に示されるように、本個体操像装置では、低速度の9型半導体層51の表面に n型半導体層52、n型半導体層53-1が形成されており、さらに所定領域にシリコン酸化態54を介して、ゲート電極55が体積されて形成された構造になっている。

【0061】ここで、補助用・型半導体層53-2は、 開接トラルジスタのドレインを形成している高濃度の 型半導体層5-1部分と電気的に接続されている。上 記高濃度のn型半導体層53-1は、空乏層56の深さ よりも深い位置まで先端部間が到達するように、半導体 起援51に形成されており、補助用・型半導体層53-2は、近隔のn型半導体層53-1間を繋ぐように、且 つ、空屋56の深さよりも深い位置に分布するよう に、上記高濃度のn型半導体層53-1間に形成されて いる。

【0062】そして、上記P型半導体層51と上記P型 半導体層52により、フォトダイオードが形成され、上 記P型半導体層51と上記P型半導体層52、P型半導 体層53-1、ゲート電極55によってリセットトラン ジスタが形成されている。 【0063】このように、本固体機像装置は、フォトダ イオードの近傍にリセットトランジスタを配設した構造 となっている。また、本実施形態の場合には、低濃度の 型半導体層と P型半導体層により構成しても、同様の 効果が得られる。

【0064】さらに、この実施の形態では、P型半導体 層51と上記1型半導体層52により形成されるフォト ダイオードのリーク電流成扱と、画家の分離性能を向上 させるべく、当該フォトダイオードの空之層56の深さ よりも深い位置まで先端部側が到達するように、上記高 減度の1型半導体層53-1を形成している。

【0065】この高濃度のn型半導体層53-1は、上 記リセットトランジスタがp型のMOSトランジスタで ある場合には、p型であっても、十分な摄像機能を発揮 することができる。

【00661とのように、空乏層56の深さよりも深い 位置まで崇精部側が到途するように、トランジスタのド レインである上記高濃度のn型半導体層53-1を形成 し、且つ、近隣のn型半導体層53-1間を補助用n型 半導体層53-2で繋いば構成によれば、フォトダイオ ード部分における半導体構造である図6に示されるよう に、フォトダイオードの空之層56が進板51の深さ方 向に辿り着く深さよりも深い位置にて、拡散電流57を リセットトランジスタ(p型半導体層51、n型半導体 層52、n型半導体層53、ゲート電極55によって彩 成される部分)のドレインに相当するn型半導体層53 -1、あむい法、近隔つ削記n型半導体層53-1同士 を繋らの単半導体層53-1同士

【0067】つまり、鉄細化されたフォトダイオードでの光検出出力を確保すべく、フォトダイオードの空乏層 を広げるために半導体基板の不統物漁度を強少させた場合に図らに示すように半導体基板の拡散電流57の増大があっても、この拡散電流57はその多くは空ご層56の深さよりも深い位置まで先端部側が到達するよう記言流域してある。トランジスタのドレインであるよ記言流達度のn型半導体層53-1はよび近隣のn型半導体層53-1に流れ込むことになり、空之層56到達以前の段階にて拡散電流57の大半を呼収できる。

【0068】このn型半導体層53-1,53-2はリセットトランジスタのドレインを構成するので、この実施形態においては拡散電流57を当該リセットトランジスタのドレインに流して空之層56に流れ込むのを抑制できる構造とかる。

【0069】尚、図6では、概略的に矢印で拡散電流5 7の流れを示したが、本発明によれば、p型半導体層5 1と上記n型半導体層52により構成されるフォトダイ オード部分に拡散電流57が集まる割合が大幅に減少 し、固体提像装置のダイナミックレンジが向上する。

【0070】次にこのような効果を得ることのできる図

5の加き構造の半導体素子の作製方法を説明する。

<機像素子の作製方法>以下、図7を参照して、先に図 ちに示した第3の実施形態に係わる機像素子の作製方法 の一例を説明する。ここでは、本発明の特徴となる拡散 電流を吸収するドレインの作製方法を中心に説明する。 補助用π型半導体層53-2は、半導体基板内に埋め込まれて形成されており、関接のリセツトトランジスタの ドレインと電気的に接続されているが、このような構造 を得るには次のような手順を踏む。

【0071】 【工程1】 まず、半導体基板51である 低濃度のp型半導体層表面にレジストを塗布し、これを パターニングしてリセットトランジスタのドレイン(1 型半導体層)53-1となる部分だけ開口したレジスト パターンを形成する。

【0072】 [工程2] この後、加速器を用いてイオン注入法で P (リン) あるいは、砒素をイオン注入する。この時、リンイオンの注入条件の一例としては、160 [KeV]以上のエネルギで、5E13cm-²のドーズ量が軽ましい。

【0073】 [工程3] この後、アッシャーなどを用いてレジストを剥離する。

[工程4] この後、今度は、リセットトランジスタの ドレイン53-1を繋ぐ補助用1型半導体層53-2形 成領域となる部分を開口したレジストパターンを形成す る。

20074】 [工程5] この後、加速器を用いてイオ シ注人法でPなどのような n型半導体層を形成のための 元素をイオン注入し、n型半導体層を形成のための 元素をイオン注入、n型半導体層を形成する。この 時、イオン注入条件としては、例えば、Pイオンを40 0 [KeV]以上のエネルギーによる5 E13 cm⁻²の ドープ量でのイオン注入をすることが好ましい。その理 由は、リセットトランジスタのドレインを繋ぐ補助用 n 型半導体層53-2を半導体基板51内に埋め込む構造 にしないと、基板表面に形成されたトランジスタなどが きわんと動作しなくなるためである。つまり、補助用 n 型半導体層63-2は、基板表面に形成されたトランジ スタの空乏層56が低がった時に、当該空乏層56が補助用 n型半導体層53-2と電気的に繋がることのない 構造にすることである。

【0075】 [工程6] この後、アッシャーなどによりレジストを剥離する。これにより、リセットトランジスタのドレイン53-1を繋ぐ補助用 n型半導体層53-2を形成することができる。

【0076】<摄像素子の別の作製方法>本発明の補助 用n型半導体層53-2を形成する別の方法について説 明する。これは図7に示す如きの手順を踏む。

【0077】 [工程1] 先守、半導体基板51を構成 する低濃度のp型半導体層の表面にレジストを途布し、 このレジストをパターニングしてリセットトランジスタ のドレイン53-1および、補助用n型半導体層532となる部分だけ開口したレジストパターンア1を形成 する。この後、例えば反応性イオンエッチング法を用い て、上記ドレインとなる部分をエッチングして、トレン チ51aを形成する(図7(a)参照)。

【0078】 [工程ii] 続いて、例えば、アッシャー等によりレジストを除去する。この後、トレンチ51a に対してカバーレッジのよい条件でn型ポリシリコン層 72を形成する(図7(b)参照)。

【0079】この方法としては、アモルファスシリコンを用いて、後に際加熱してポリシリコンとする方法を用いることもできる。

[工程iii] この後、例えば、平坦化のためのCMP やエッチング技術等の方法を用いて、表面を研磨して平 坦化する(図7(c)参照)。これにより、トレンチ5 1 aが n型ポリシリコン層 7 2 a で埋められた半導体基 板5 1 が得られる。

【0080】 [工程iv] この後、この半導体基板51 の表面にレジストを塗布し、n型半導体層53-2の形 成領域だけ開口したレジストパターン73を形成する (図7(4)参照)。

【0081】 [工程v] そして、イオン注入法により B(ポロンイオン)を打ち込み、 n型半導体層53-2 が残るように半導体基板51の表面近傍(トランジスタ を形成する領域) 74をP型化する(図7(e)参 照)。

【0082】この後、アッシャー等でレジストを除去する。これにより、半導体基板内に補助用 n型半導体層 5 - 2が埋め込まれた図7 (e)の如き構造を形成することができる。

【0083】この後、シリコン酸化與54、ゲート電極 55をp型半導体層51の所定領域に跟堆積する。この ような一連の工程により、本発明の特徴となる拡散電流 を吸収するドレインに相当するn型半導体層を形成する ことができる。

【0084】以上、本発明の実施形態について説明した が、本発明は、これに限定されることなく、その趣旨を 逸脱しない範囲で種々の改良・変更が可能であることは 勿論である。例えば、上記実施の形態では、ドレインを 基板深くに形成する方法として、トレンチであらかじめ 基板を振り、ポリシリコン等を埋め込み、さらにCMP (Chemical Mechanical Polishing) 等により平坦化し 7 n型半連体層3-2を形成することも可能である。 【0085】以上、この実施形態は、画素の微小化に伴 うフォトダイオード (光電変換素子) の出力減少を改善 すべく、半導体基板の不純物濃度を減少させた場合にお いて、半導体基板からの拡散電流の影響を減少させるこ とができて、フォトダイオードの暗時のリーク電流を小 さくでき、ダイナミックレンジを大きくすると共に、さ らに、隣接画素への信号電荷の漏れ込みを抑制して、ブ ルーミングおよび、混色を抑制できるようにした増幅型 の固体操操装置を提供するため、光を電荷に突焼する光 電突換業子と、トランジスタを有する固体操像装置において、半導体基板の上に形成された第1の半導体層と、 上記第1の半導体層の表面に形成された第2もおと第3 の半導体層と、上記第1の半導体層の表面に酸化限を挟 人で推積された転送電極層とを有し、上記第1及び第2 の半導体層により上記光電空換業子を形成し、上記第 1、第3半導体層により上記トランジスタを形成し、上記第 該ドレインが基板内で隣接面ボルドレインと電気的に接 続され、第1の半導体層の拡散電流を集めるようにし

【0086】 すなわち、この増幅型固体振像装置は、光 空突換素子たるフォトダイオードの周囲の空乏層の底部 領域の、半等体基板中での深を位置よりも深い位置に、 上記トランジスタのドレインに相当する第3の半導体層 の婚部側が来るように当該第3の半導体層を形成し、 粉電流を上記トランジスタのドレインに相当する第3の 半導体層に吸収できるようにした。さらに、当該3の半 導体層が環接順素に設置されたトランジスタのドレイン と基板内格で振気的につな代す。

【0087】従って、これにより、半導体基板からの拡 散電流の影響を低減させ、フォトダイオードの暗時のリ 一ク電流が小さくでき、また、ダイナミックレンジを大 きくできると共に、また、ブルーミング、混色を抑制で きるようになる。

【0088】次に、上記【課題C】の解決を図る実施形態を次に説明する。上記【課題C】においては、MOS型固体機像装置におけるセル微細化に伴って、セルを構成するトランジスタを微細化する必要があり、微細なトランジスタを一切込んでいるウェルの濃度を高くする必要があるという背景にて生ずる問題をとり上げている。

○ (0089) すなわち、光電変換部であるフォトダイオードではウェル濃度を高くすると、接合リーク電流が高くなってしまい、それが再生画面上で雑音となり再生画の面質を著しく劣化させてしまうという問題がある。 (0090) そこでここでは、光電変換部のフォトダイオードの接合リーク電流と低く抑圧することができ、接合リーク電流とよる暗時雑音を低くしたままセルを微細 化することができるようにしたMOS型固体操像装置を実現する。

【0091】(第4の実施形態)第4の実施形態の基本 は、半線体基板上に、提係領域の信号走査回路を駆動す るための素子駆動回路を配置してなる駆動回路領域と、 光電変換部と信号走査回路部を含む単位セルを行列二次 元状に配置してなる摄像領域と、提像領域の各セルから の信号を読み出す信号線とからなる固体環保養置におい 、光電変換部は、信号電荷と同一導伝型の第1の導伝 型領域および当該第1の導伝型とは逆導伝型のカンル領 環境はから当該第1の導伝型とは逆導伝型のウェル領 域とから構成すると共に、前記信号走査回路4少なくと も一つのトランジスタから構成し、且つ、該トランジス 夕はトランジスタの海伝型とは遊導伝型のウェル内に形 成し、前記光電変換部のウェルの不純物濃度と前記信号 走査回路のウェルの不純物濃度と前記信号 たて、光電変換部のフォトダイナードの接合」ク電流 を低く抑圧できるようにし、接合リーク電流による暗時 雑音を低くしたままセルを微細化できるようにした技術 である。

【0092】図8にこのような実施形態に係わる単位セルの平面構成を示す。また、図9には、図8に対応する本発明の単位セルの四路構成を示した。素子回路構成は、従来の素子回路構成と同じである。

【0093】図10は第40実施形態における本発明の 個体撮像装御の要部師面構造を示した図面で、図8の矢 採A-A'の断面に相当する、図8において、81は光 電変換部であるフォトダイオードである。また、82は 増幅トランジスタ、83はアドレストランジスタ、8 はリセットトランジスタ、85は転送トランジスタ、8 6は垂直信号線、87は電源線である。88は光電変換 部のp型ウェル領域、また89は信号走並回路部のp型 ウェル領域である。

【0094】図10において101はフォトダイオードを構成する P型拡散層頻敏、108はフォトダイオードが作り込まれているp-well(p型ウェル)である。また、82は増幅トランジスタ、83はアドレストランジスタである。また、86は垂直信号線、87は電源線である。そして、89は信号走査回路部が作り込まれているp-well(p型ウェル)領域、100はp型半導体基板である。

【0095】また、図9において、81はフォトダイオード、82は増幅トランジスタ、83はアドレストランジスタ、84はリセットトランジスタである。また、86は垂直信号線、87はアドレス線、88はリセット線である。

【0096】図11(a)には、図10の単位画素における光電変換部の矢視A-A′での断面における不純物 濃度プロファイルを示した。図11(b)には、画素信 号走査回路部の矢視B-B″での断面における不純物濃 度プロファイルを示した。

【0097】図11(b)に示した不純物濃度プロファイルでは、信号走査回路部のp型ゥェル89のホウ素濃度は10¹¹(10の17乗)代の濃度であり、この濃度は設計基準0.7ミクロンのMOS回路がショートチャネル効果等を起こさず動作する濃度である。

【0098】従って、このPウェル濃度では信号走査回 路は問題無・動作し、信号を読み出すことができる。一 方で、例えば光電変換部のウェル108の濃度は101 (10の15乗)代の濃度である。この濃度では、図1 1(c)に示したように、Pnジャンクションのリーク 電流は十分に小さくなる。従って、暗時の雑音が問題に なることも無く、感度の高い撮像装置が実現できる。

【0099】このように、 面索内の信号走を回路部においては、 ウェルの濃度を微細や面素内に組み込まれたM の S回路でショートチャネル効果が起こることなく動作できるのに十分な高さの濃度にし、かつ、 光電変換部ではリーク電流が十分に低くなるウェル濃度まで下げることにより、微細な画素で雑音が低い撮像装置が実現できる。

【0100】 (第5の実施形態) 図12は別の実施形態を示した図面である。図12の実施形態が図10の実施形態が図10の実施形態と異なるのは光電変換部に設けられたp型ウェル108が信号走査回路部と共通に設けられている点であ

【0101】また、図10、図12の実施形態では基板 100の導伝型がウェルの導伝型と同一のP型である が、基板100の導伝型はn型でも良い、このようにし ても、第4の実施形態同様に、微細な画素で雑音が低い 提展装置が実現できる。

【0102】(第6の実施形態)とこに説明する第6の 実施形態は、半導体基板上に、環像領域の信号走査回路 整駆動するための素干駆動回路を配置してなる駆動回路 領域と、光電変換部と信号走査回路部を含む単位セルを 行列二次元状に配置してなる環像領域と、環像領域の各 をルからの信号を読み出す信号線とからなる固体機能 置において、前記環像領域のうち少なくとも光電変換部 に第一のウェルを形成し、信号走査回路部に第二のウェルを形成し、前記素予駆動回路部に就第三のウェルを形成したするとせた様 成とすることで、光電変換部のフォトダイオードの接合 成とすることで、光電変換部のフォトダイオードの接合 リーク電流を低く抑圧できるようにし、接合リーク電流 による暗時雑音を低くしたままセルを微細化できるよう にした技格を示す。

【0103】図13はこのような本発明の実施形態におけるウェル構成を示した素子構成の断面構造図である。 図13において、61は撮像領域に設けられたP型ウェル、62は信号走査回路部に設けられたP型ウェル、63~1は素子駆動領域に設けられたP型ウェル、63~1は素子駆動領域に設けられたP型ウェルを363~2は素子駆動領域に設けられたP型ウェルを36。

[0104] この例では、光電変換部のウェル濃度は信号走査回路のウェル濃度よりも低くなっている。すなわち、ウェルの不純物濃度は、第一のウェルをP型ウェル61、第三のウェルをP型ウェル63-1、第三のウェルをロ型ウェル63-2とすると、

第一のウェル<第二のウェル<第三のウェル の関係にある。

【0105】本発明によれば、光電変換部のウェル濃度 が信号<u>走査</u>回路部のウェル濃度よりも低く構成されてい る。そのため、信号走査回路部のウェル濃度を、トラン ジスタが「次元効果の影響無く動作させるに十分な高さ の濃度で構成した場合でも、光電変換部のウェル濃度が 信号走査回路部のウェル濃度より低くなるよう構成する ことができる。そのため、光電変換部のフォトダイオー ドの接合リーク電流を低く卸圧することができ、接合リ ーク電流による暗時雑音を低くしたままセルを微細化す る事ができる。

【0106】また、図14に示す構成とすることもできる。図14において、71は光電変換部と信号走査回路 部に共通に設けられたp型ウェル、72は光電変換部に 設けられたp型ウェル、73は信号走査回路部のP型ウェル、74は素子駆動回路部のP型ウェル、75は高号走査回路部のP型ウェル、75は素子 駆動回路部のP型ウェルである。また、76はp型半導 体差板である。この例では半導体基板の滞伝型はp型で あるが、これはn型の半導体基板でも良い。

【0108】そして、前記第一のウェル、第二のウェル、第二のウェル、第二のウェル、及び第四のウェルの万様物造度がそれぞれ異なり、潰度の薄い方から順に、第二のウェル、第三のウェル、第四のウェル、第二のウェル、になっている。

【0109】この構成によれば、光電変換部のウェル濃度が信号生素回路部のウェル浸度よりも低く構成される。そのため、信号生素回路部のウェル浸度を、トランジスタが二次元効果の影響所、動作させるに十分な高さの浸度で構成した場合でも、光電変換部のウェル浸度が「信号走査回路部のウェル浸度が、全電変換部のフェトゲイオードの接合リーク電流を低く抑圧することができ、接合リーク電流による暗時雑音を低くしたままセルを微細化する事ができる。

【0110】なお、本巻明は上述の具体例に限定される と無く、種々変形して実施可能である。以上、第4お よび第5の実施形態に示した本発明は、半導体基板上に 光電変換部と信号走を回路を含む単位セルを行列二次元 状に配置してなる撮像領域と、この撮像領域の各セルか の信号を読み出す信号線とかなる固体機能養護にお いて、前記光電変換部は、信号電荷と同一導伝型の第一 の海伝型領域とそれとは反対の導伝型のサェル領域とか なり、前記信号走を回路は一つ以上のトランジスタか らなり、前記信号走を回路は一つ以上のトランジスタか らなり、該トランジスタはトランジスタの導伝型とは逆 の導伝型のウェル内に形成され、前記光電変換器のウェ ルの不純物濃皮と前記信号走を回路のウェルの不純物濃 度とが異なるものとしたものであり、例えば、光電変換 度とが異なるものとしたものであり、例えば、光電変換 部のウェル濃度は信号走査回路のウェル濃度よりも低く したものである。

(0111) そして、本発明のこの構成により、信号走 査回路部のウェル濃度を、トランジスタが二次元効果の 影響無る動作させるに十分な高さの濃度で構成した場合 でも、光電変独部のウェル濃度が信号走査回路部のウェ ル濃度より低くなるよう構成することができるため、光 電変換部のフォトゲイオードの接合リーク電流を低く抑 圧することができ、接合リーク電流による暗時雑音を低 くしたまませルを微細化する事ができる。

[0112]

【発明の効果】以上詳述したように、本発明によれば、 以下の効果が得られる。

[A] 素子分離領域においてフィールド酸化膜下に基 板あるいはウエルと同一導電型の不純物拡散層が基板の 設い領域と深い領域に形成されるように構成したことに より、半導体基板の深い領域でも素子分離が可能になっ て、隣接する画素において長歩長光の浸透による半導体 基板の深い領域で発生した信号が漏れ込みにくくなり、 従って、混色およびブルーシングを低減することが可能 になる固体根限装置を提供することができる。

【0113】[B] また、本発明によれば、半導体基板からの拡散電流の影響を低級させ、フォトゲイオードの暗時のリーク電流が小さく、ゲイナミックレンジの大きく、また、ブルーミング、混色を抑制することのできる固体操像装置を提供することができる。

【0114】[C]また、本発明によれば、撮像素子の 微細化に伴いウェル濃度が高くなり、それに従いフォト ダイオードの遊バイアスリーク電流が高くなり、その結 果、良質の再生画像を得ることのできる固体撮像装置を 提供することができる。

【図面の簡単な説明】

【図1】本発明を説明するための図であって、本発明の 第1の実施形態としてのフォトダイオード部分近傍断面 構造を示す図である。

【図2】本発明を説明するための図であって、本発明の 第2の実施形態としてのフォトダイオード部分近傍断面 構造を示す図である。

【図3】MOS型個体撮像装置の回路構成例を説明する ための図である。

【図4】従来技術を説明するための図である。

【図5】本発明を説明するための図であって、本発明の 第3の実施形態としてのフォトダイオード部分近傍断面 構造を示す図である。

【図6】本発明の第3の実施形態の効果を説明するため の図である。

【図7】本発明の第3の実施形態に係わる固体撮像装置のドレインの作製方法の一例を示す工程図である。

【図8】本発明を説明するための図であって、本発明に おける固体撮像装置の第4の実施の形態に係わる単位セ ルの平面構造を示した図である。

【図9】本発明を説明するための図であって、本発明の 第4の実施形態における単位画素の回路構成例を示す図 である。

【図10】本発明を説明するための図であって、本発明 の第4の実施形態における本発明の固体撮像装置の要部 断面構造を示した図面であり、図8における矢視A-

A′ 断面構造を示した図である。 【図11】本発明を説明するための図であって、図10 の単位画素における光電変換部の矢視A-A'、B-

B'の断面の不純物濃度プロファイル及びそれぞれのp ウェル濃度での逆バイアスリーク電流の様子を示した図 である。

【図12】本発明を説明するための図であって、本発明 における第二の実施の形態に係わる単位セルの断面構造 を示したものである。

【図13】本発明を説明するための図であって、本発明 の第5の実施形態に係わる単位セルの断面構造を示した 図である。

「図14】 本発明を説明するための図であって、本発明 の第6の実施形態に係わる単位セルの断面構造を示した 図である。

【図15】従来技術を説明するための図である。

【符号の説明】

211 , 212 , 213 , ~233…増幅トランジスタ 311 , 312 , 313~333…垂直選択トランジスタ

4₁₁ , 4₁₂ , 4₁₃ , ~4₃₃…リセットトランジス

5…垂直シフトレジスタ

61 , 62 , 63 , ~…水平アドレス線 7, , 72 , 73 , ~…リセット線

, 82 , 83 , ~…垂直信号線

13…水平シフトレジスタ

14…水平信号線

2.1…光電変換部および走査回路を搭載した半導体基板

22…光雷変換部領域

23…増幅トランジスタ

2.4…素子分離領域 (フィールド分離領域) であるフィ ールド酸化膜領域

24-1…第1の不純物拡散分離層

24-2…第2の不純物拡散分離層

24-3…第3の素子分離拡散層

25…フォトダイオード

25-1…光電変換層 (フォトダイオード) と同一導電 型の不純物拡散層

26…信号読み出しゲート

27…垂直信号線

28…遮光膜

29…集光レンズ

51…低濃度のp型半導体層

52…n型半導体層 53-1…n型半導体層

53-2…n型半導体層

54…シリコン酸化膜 55…ゲート電極

56…空乏層

57…拡散電流

71、73…レジスト 74…P型化した領域

81…光電変換部(フォトダイオード)

82…増幅トランジスタ、 83…アドレストランジスタ

84…リセットトランジスタ

85…転送トランジスタ

86…垂直信号線

87…雷源線

88…光電変換部のp型ウェル領域

89…信号走査回路部のp型ウェル領域。


100···p型半導体基板。

101…フォトダイオードを構成するn型拡散層領域


108…フォトダイオードが作り込まれているp-we

11 (p型ウェル)


【図12】




【図1】




【図2】





【図5】







水平シフトレジスタ









【図11】



【図13】



[図14]



フロントページの続き

(72)発明者 井原 久典 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 中村 信男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内 (72)発明者 野崎 泰俊

(72)発明者 野崎 秀俊 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内